東京高等裁判所 昭和５５年（行ケ）２９２号 判決
原告 高野晃
被告 特許庁長官 若杉和夫
右指定代理人通商産業技官中村寿夫
〈ほか三名〉
主文
特許庁が昭和五五年八月二九日
昭和五二年審判第二八九六号事件についてした審決を取消す。
訴訟費用は被告の負担とする。
事実
第一当事者の求めた裁判
原告は、主文同旨の判決を求め、被告は、「原告の請求を棄却する。訴訟費用は原告の負担とする。」との判決を求めた。
第二請求の原因
一 特許庁における手続の経緯
原告は、昭和四五年一二月三一日名称を「数位差レジスタ演算回路」とする発明（以下「本願発明」という。）につき、特許出願（昭和四五年特許願第一三〇四九九号）をしたが、昭和五二年二月二五日拒絶査定があったので、同年三月一五日審判を請求し、昭和五二年審判第二八九六号事件として審理されたが、昭和五五年八月二九日「本件審判の請求は成り立たない。」との審決があり、その謄本は同年九月一〇日原告に送達された。
二 本願発明の特許請求の範囲
電子計算機で数をオンとオフの二進法表示して、それをレジスタ等の記憶素子へ同一数値を順次に一桁づつずらした、いくつかの数列の段階状に記録させる。そして各段の数列ごと数位のずれたまま、上下段の同一位置にあるものは同一位数とみなすように、次次と数列ごと読みだす回路（別紙図面参照）。
三 審決理由の要点
本願発明の要旨は、数位差レジスタ演算回路にあるものと認められる。
これに対する原査定の拒絶理由の趣旨は、
（一） レジスタ⑧の具体的構成が明らかでなく、本願発明の動作が不明瞭である。
（二） 明細書第二頁第一行目ないし第四行目記載の除算の説明が不充分で、動作が明らかでない。
（三） 特許請求の範囲の記載は不明瞭であり、本願発明の構成が明らかでない。
そこで前記の点について検討する。
（一）の点について、明細書及び図面には、レジスタ⑧の具体的構成が全く記載されていないから、同一の数値を一桁だけシフトした信号を、レジスタ⑧において順次加算して乗算を行う回路構成が、当業者が容易に実施できる程度に開示されているとは認められない。
（二）の点について、明細書及び図面には、レジスタ⑧、④の具体的構成が全く記載されていないから、記憶素子①よりレジスタ⑧に読み出され、同一数値を一桁だけシフトした信号を、レジスタ⑧において、ある数から順次減算して除算を行う回路構成、及びその結果である商をレジスタ④に記憶する回路構成が、当業者が容易に実施できる程度に開示されているものとは認められない。
（三）の点について、特許請求の範囲には、「同一数値を順次に一桁づつずらした、いくつかの数列の段階状に記載させる。」及び「各段の数列ごと数位のずれたまま、上下段の同一位置にあるものは同一位数とみなすように、次次と数列ごとに読みだす回路。」という要旨の不明瞭な記載があるので、発明の構成に欠くことができない事項のみが記載されているものとは認められない。
従って、本願は特許法第三六条第四項及び第五項に規定する要件を満たしていないものであるから、特許を受けることができない。
四 審決取消事由
本願発明については、次に述べるように、明細書及び図面に、当業者が容易にその実施をすることができる程度に目的、構成及び効果が記載されており、また特許請求の範囲には、発明の構成に欠くことができない事項のみが記載されている。しかるに審決はこれを看過して本願発明の明細書及び図面は特許法第三六条第四項及び第五項に規定する要件を満たしていないとしたものであるから、判断を誤ったものであり、違法であり、取消されねばならない。
１ 審決が記載不備とする点（一）及び（二）について
審決が（一）及び（二）の点について記載不備であるとする理由は要するに乗除算回路の構成が当業者が容易に実施することができる程度に記載されていないというにある。
（一） しかし、本願発明の窮極の目的は乗除算回路にあるけれども、直接の対象は乗除算回路の基礎となる数位差を作る回路であり、そのことは発明の名称及び特許請求の範囲の記載から明らかである。
原告は、審判請求書において本願発明は数位差レジスタという装置を基本としているから、その周辺装置であるレジスタ⑧については機能的にいかなるものであるかを説明するだけで十分である旨述べており、原告が結局は数位差を作る回路を本願発明の要旨と考えていたことは明らかである。
（二） 従って、数位差を作る回路を当業者が容易に実施をすることができる程度に記載してあれば足りるのであって（審決も数位差を作る回路自体に関する記載については不備な点を認めてはいない。）、乗除算回路の全体については、それほどの詳細さをもって記載されている必要はなく、概念的に可能なことが理解できればよいのであるから、明細書及び図面の記載で十分である。
そして、乗除算回路の構成が明細書及び図面の記載から概念的に理解できる理由は次のとおりである。
(1) 乗算回路について
乗算回路については、明細書に一桁づつずれて記録された二進法表示の数を「次々とレジスタ⑧の各数位に結線⑦を通して数位のずれたまま読み出し、レジスタ④のオンになっているビットの数位の数列を加算すれば」レジスタ③とレジスタ④を乗算した数値を得る旨が記載されている。
すなわち順番制御⑤の動作につれて、数位差レジスタ回路からレジスタ④のビットがオンになっている数位の数列のみがレジスタ⑧に逐次読み出され、これらの読み出された各数列は、レジスタ③内の数値と2m（ｍはレジスタ④のビットがオンになっている各位置に対応する値）との積になっている。そこでこれらのレジスタ⑧に読み出された各数列を順次加算すれば、すなわち前掲明細書の記載のとおり、「レジスタ④のオンになっているビットの数位の数列を加算すれば」、レジスタ③の内容と同④の内容との二進法乗算の結果が得られる。
ここで、要は加算をすればよいのであるから、右明細書記載中の「数列を加算」とはレジスタ⑧自体で加算するという意味ではなく、レジスタ⑧に読み出したものを他の適当な加算回路に導入して加算するという意味に解さねばならず、そのように解して乗算回路の構成をレジスタ⑧に加算回路を組合せたものとして概念的に理解することは、当業者にとって容易である。
(2) 除算回路について
除算回路については、明細書に、「ある数からレジスタ⑧に読み出した数を減算していけばレジスタ③の数による除算ができる」と記載されている。レジスタ⑧に読み出した数は、前記のように、レジスタ③の数値の2m倍であり、これを適当な減算回路により右「ある数」すなわち被除数から逐次減算する。すなわち、順番制御⑤の動作につれて、レジスタ④の各桁位置を上位から順次オンにして、その都度それによりレジスタ⑧に読み出された数を被除数から減算し、その結果を次の被除数とする。このとき、もしレジスタ⑧に読み出された数が被除数より大であれば減算ができないから、レジスタ④のビットをオフに戻す。このようにして減算を繰返せば、レジスタ④の最終状態が二進法除算の商となる。すなわち明細書に記載のとおり「レジスタ⑧への読み出しのビットをオンにしたレジスタ④の内容が商となる」のであって、この程度のことは当業者が容易に理解しうるところである。
２ 審決が記載不備とする点（三）について
審決が（三）点についていうところは、要するに特許請求の範囲の記載中審決摘示の部分の文意が不明瞭であるというにある。しかしながら、次に述べるように、それらの文意は、発明の詳細な説明と図面に照らせば明瞭である。
（一） 記憶素子へ「同一数値を順次に一桁づつずらした、いくつかの数列の段階状に記録させる。」とは、レジスタ③に記憶された数列の各ビットを、同一結線②を通して、一桁づつずらした位置に配置した記憶素子①に記録させていくことである。こうすることによって、レジスタ③に平行な記憶素子の列に記録された同一数の列が段階状に形成されることになり、これが「段階状に記録させる」ということである。
（二） ところで、右に述べたレジスタ③に平行な数列が「各段の数列」である。そして、それらの数列の数位は、読み出しの結線⑦に関して段階状にずれており、従って、段の上下の数列はレジスタ⑧の同一位置への読み出し結線⑦に関して、数位が一桁づつずれていることになる。このように記録された数列を、読み出し結線⑦とアンド回路⑥、⑨とによって読み出すようにしたものであるから、「各段の数列ごと数位のずれたまま、上下段の同一位置にあるものは同一位数とみなすように、次次と数列ごとに読み出す回路。」ということになるのである。
第三被告の答弁
一 請求の原因一ないし三の事実は認める。
二 同四の審決取消事由の主張は争う。審決の判断は、次に述べるとおり正当であって、何ら違法の点はない。
１ 審決が記載不備とする点（一）及（二）びについて、
（一） 明細書、第一頁、第八行目には発明の目的として「電子計算機での乗除の演算を行う」と記載され、また、明細書、第二頁、第七行目には発明の効果として「電子計算機での乗除算を高速で行える」と記載されている以上、本願発明の直接の対象は、乗除算を行うことにあることは明白であり、数位差を作ることにあるものとは認められない。
なお、昭和五〇年七月二八日付の意見書の(3)項には、特許請求の範囲は次のように明確にする。「電子計算機で数をオンとオフの二進表示して、それをレジスタ等の記憶素子へ同一数値を順次に一桁づつずらした、いくつかの数列で段階状に記録させる。そして各段の数列ごと位数のずれたまま、この段階状の各数列にビット順に組合さったもう一つのレジスタのビットのオンになっているものを順次に読み出し、それを加算して、その読み出し制御を行ったレジスタの数との積を得たり、またある数からその積を減算することによって除算を行い読み出し制御のレジスタに商を得る回路」と記載されており、この点からも、本願発明の対象が、乗除算を行う演算回路にあることは明白と認められる。
（二） 数位差を作る回路が容易に実施できる程度に記載されていることは認める。しかしながら、本願発明の直接の対象が、乗除算を行うことにある以上、数位差を作る回路が容易に実施できる程度に記載されているだけでは不十分であり、乗除算回路の全体の構成がいわゆる当業者が容易に実施しうる程度に記載されていなければならない。
そして乗除算回路については明細書及び図面の記載では、当業者が実施することはもとより、概念的に可能なりと理解することすら困難であるといわざるをえない。その理由は次に述べるとおりである。
(1) 乗算回路について
一般に、レジスタとは印加された二進信号を記憶保持する回路をいい、原告の主張するように、加算器と記憶装置を組合せた複合回路をレジスタということはない。加算器と記憶装置を組合せた複合回路を通常はアキュムレータと呼んでいるから、明細書に単にレジスタと記載されている以上、これは加算器をもたないものと判断せざるをえない。
もし、レジスタ⑧が加算器と記憶装置を組合せた複合回路を想定したものであれば、出願当初の明細書及び図面にその点を明記するとともに、その回路構成を開示する必要があったのに、出願当初の明細書及び図面にはその点についての記載が全く存在しない。
従って、乗算の場合、被乗数であるレジスタ③に記憶されている数値を、順次一桁づつずらして複数の記憶素子の列に記憶し、かつ、これをレジスタ④の信号に応じて順次読出し、レジスタ⑧に印加しても、単に、レジスタ⑧の記憶内容が順次変化するだけで、演算結果である積が得られるものとは考えられない。
(2) 除算回路について
また、除算の場合、被除数である、ある数がいずれに記憶されているのか全く不明であり、かつ、レジスタ⑧に減算作用があるものとは認められないから、除数である、レジスタ③に記憶されている数値を順次一桁づつずらして、複数の記憶素子の列に記憶し、かつ、これを順次読み出してレジスタ⑧に印加しても、レジスタ⑧の記憶内容が順次変化するだけで、演算結果である商が、レジスタ④に得られるものとは考えられない。
２ 審決が記載不備とする点（三）について
特許請求の範囲の第二行目ないし第四行目の「同一数値を順次に一桁づつずらした、いくつかの数列の段階状に記録させる。」及び第四行ないし第七行目「各段の数列ごと数位のずれたまま、上下段の同一位置にあるものは同一位数とみなすように、次々と数列ごと読みだす回路。」は、文脈が明確でなく、発明の詳細な説明と図面を参照してもその意味は不明瞭であるといわざるをえない。
第四証拠関係《省略》
理由
一 請求の原因一ないし三の事実は、当事者間に争いがない。
二 そこで原告が主張する審決取消事由の存否について検討する。
１ 審決が記載不備とする点（一）及び（二）について
（一） 本願明細書の特許請求の範囲の欄に、「電子計算機で数をオンとオフの二進法表示して、それをレジスタ等の記憶素子へ同一数値を順次に一桁づつずらした、いくつかの数列の段階状に記録させる。そして各段の数列ごと数位のずれたまま、上下段の同一位置にあるものは同一位数とみなすように、次々と数列ごと読みだす回路。」と記載されていることは、当事者間に争いがない。そして、右の文意はやや難解な点がないではないが、後述するように、発明の詳細な説明の欄と図面に照らせば、その趣旨を十分理解することができるものであって、それらによれば、右記載は、原告のいう「数位差を作る回路」すなわち、ある数の桁位置を順次ずらす、いわゆるシフトすることによって得られる複数の数を発生する回路（以下「数位差発生回路」という。）を記述したものであると解することができる。
そうすると、本願が直接対象とする発明の内容は、乗除算回路にあるのではなく、その一部をなす数位差発生回路にあると認めるのが相当である。
被告は、発明の詳細な説明の欄に記載された発明の目的及び効果並びに原告が意見書で述べた事項から、本願発明の直接の対象は乗除算回路にあることが明らかである旨主張する。
そこで、《証拠省略》によって検討すると、明細書の発明の詳細な説明の欄には、本願発明の目的は電子計算機での乗除の演算を行うことであり、その効果は電子計算機での乗除算を高速で行えることである旨記載されている点、被告主張のとおりであることが認められる。しかしながら、特許請求の範囲の欄は、出願人が特許を請求する対象としての発明を記載すべきものであるとともに、そこには、発明の構成に欠くことができない事項のみを記載すべきものであるから、特許出願が直接対象とする発明の具体的内容は、特許請求の範囲の欄の記載に基づいて把握し、それについて審査をすべきが当然である。そして、もし特許請求の範囲の欄の記載から把握した発明の具体的内容と発明の詳細な説明の欄に記載された発明の目的ないし効果とが対応しないことがあれば、そのこと自体を明細書の記載の不備とするのはともかく、特許請求の範囲の記載を無視して、発明の目的及び効果に関する記載のみから、出願が直接対象とする発明の内容を定めて、それを審査の対象とするのは相当でない。
のみならず、本件の場合、出願が直接対象とする発明の内容が数位差発生回路であることと、発明の詳細な説明の欄における発明の目的及び効果の記載とは、必ずしも対応しないとはいえない。何故ならば、被演算数の桁位置を順次ずらした数を発生することが乗除算の実行のために必要であることは、乗除算の原理から明らかであり、従って、それを高速で行うことができれば、それに応じた乗除算の高速化が期待できることも、また、みやすい道理だからである。
もっとも、《証拠省略》によれば、原告は審査手続の段階で、意見書により、本件出願の対象を乗除算回路とすべく特許請求の範囲の欄の記載を訂正する意思があることを示したとする余地がないでもない。しかしながら、現実に特許請求の範囲の記載を訂正する趣旨の手続補正書が提出されたことをうかがわせる主張・立証はなく、かえって《証拠省略》によれば、原告はその後、審判請求書において、本件出願が対象とするのは数位差レジスタという装置自体の発明にある旨を改めて主張していることが認められる。従って、被告の主張は採用できない。
（二） 前示のとおり、本願発明の具体的内容が数位差発生回路にあると認められるからには、数位差発生回路が当業者の容易に実施できる程度に記載されていることについて当事者間に争いがない以上、乗除算回路の全体については、十分詳細に説明されていることが望ましいことはいうまでもないが、本件出願当時における電子計算機技術の発達状況を考慮するときは、概念的にその可能なことが理解できる程度の、概略的な記載でも足りるものとすべきである。
もっとも、被告は、明細書及び図面の記載では、乗除算回路の概念的可能性を理解することすら困難である旨主張するので、その点について検討する。《証拠省略》によれば、明細書の発明の詳細な説明の欄には、乗除算回路について、「一桁づつずれて記録された二進法表示の数を順番制御⑤とアンド回路⑨によって次々とレジスタ⑧の各数位に結線⑦を通して数位のずれたまま読み出し、レジスタ④のオンになっているビットの数位の数列を加算すればレジスタ③とレジスタ④を乗算した数値を得る。またある数からレジスタ⑧に読み出した数を減算していけばレジスタ③の数による除算ができる。そのときレジスタ⑧への読み出しのビットをオンにしたレジスタ④の内容が商となる。」と記載されていることが認められる。
ところで、乗算の基本操作が部分積と被乗数との間における相対的桁（数位）ずらし及び加算の繰返しであり、また、除算の基本操作が被除数（又は部分剰余）と除数との間における相対的桁ずらし及び減算の繰返しであることは、演算原理上明らかであるから、このことに照らし、かつ、図面を参照しながら、前掲明細書の記載を読めば、本願発明の数位差発生回路を用いた乗算と除算の過程として、原告が主張する程度のことは、当業者であれば、従来の乗算回路及び除算回路からたやすく類推・把握することができ、従ってまた、当業者が本願発明の数位差発生回路を利用して一応の乗算回路及び除算回路を製作するについて、さしたる困難はないものと認められる。そうすると、乗除算回路の全体については、明細書及び図面の記載でも足りるということができる。
この点に関して、被告は、レジスタとは信号を単に記憶する回路をいい、加算器と記憶装置を組合せた回路はアキュムレータと呼ぶのが普通であるから、その機能構造について別段の説明がないレジスタ⑧は、加減算機能を持たないものと解せざるをえず、従って、これに一桁づつずらしたレジスタ③の内容を順次印加しても、レジスタ⑧の内容が順次変化するだけで、乗除算が行われるとは考えられず、更に、除算については、「ある数」がどこに記憶されるのかも全く不明である旨主張する。
しかしながら、右主張は、本願発明の具体的内容が乗除算回路にあるとの誤解が前提になって、図面に示されたものは、その乗除算回路の全体であり、従って、その回路のみによって乗除算が完遂されねばならないと速断した結果であって、その点において既に失当である。前示のように、本願発明の具体的内容は数位差発生回路であると認められ、従って、図面も、乗除算回路の全体でなく、その一部をなすに過ぎない数位差発生回路のみを示しているものと理解すべきであって、乗除算回路を構成するには、更に他の適当な回路を付加すべきが当然である。明細書の前掲記載も、そこにいう加算及び減算は、レジスタ⑧とは別の演算回路によって行われるものとしていると解するのが、文脈上自然であり、それらの演算がレジスタ⑧自体において行われるものと解することにむしろ無理があるというべく、まして、レジスタとアキュムレータという用語の別があるとすれば、なおさらである。
こうして、必要な他の回路を付加するという前提に立てば、被告が不可解ないし不明とする諸点は、いずれも、加算器、減算器、レジスタ等を従来の電子計算機の例に従って適宜付加することによって、直ちに解決できることが明らかである。
従って、乗除算に関する明細書及び図面の記載には、やや簡略ないしは抽象的に過ぎて、もう少し詳細に説明を加えることが望ましい点はあるけれども、さりとて、当業者が本願発明を実施することは容易でないとすべきほどの不備があるものとすることはできない。
２ 審決が記載不備とする点（三）について
《証拠省略》によれば、明細書の発明の詳細な説明の欄には、数位差レジスタについて、「レジスタ等の記憶素子①に結線②によってレジスタ③の二進法で表わした数値の、オン（ON）又はオフ（OFF）になっている各各のビット（BIT）を同結線上にある各段列のそれぞれの素子に記憶させる。次にこれを読み出しの結線⑦とアンド（AND）回路⑥によって各段列の上下の同一位置は同一位数として読み出すようにする。このようにすればレジスタ③と同一の数値が各段の記憶素子にお互に一桁だけずれて記録されたものが得られる。この一桁づつずれて記録された二進法表示の数を順番制御⑤とアンド回路⑨によって次次とレジスタ⑧の各数位に結線⑦を通して数位のずれたまま読み出し、レジスタ④のオンになっているビットの数位の数列を加算すれば……」と記載されていることが認められ、右記載と添付図面とを総合すれば、次のような内容の事項を理解することができる。
（イ） 図における記憶素子①の各縦列がそれぞれ同一の数値、すなわちレジスタ③の内容と同一の情報（二進数値）を記録し、各縦列を「段」と呼び、各段の内容を「数列」と呼ぶこと。
（ロ） 各段の相対的位置は、読み出し結線⑦、従ってレジスタ⑧の各桁位置に対して順次に一桁づつずらした関係にあり、それらの段ひいては各段に記録された数列は、全体として段階状に配列されているといいうること。
（ハ） 読み出しは、一時に一段づつ、すなわち数列ごとに次々と行われ、その際、前記（ロ）の位置関係の結果として、各段の数列は出力側における桁位置（数位）がずれて読み出され、段階状配列における同一位置にある記憶素子①の内容は、出力側（レジスタ⑧）において同一桁位置の数（同一位数）として扱われること。
右（イ）ないし（ハ）の事項として理解・把握したところに照らすと、特許請求の範囲の欄において審決が要旨不明であるとする二か所の記載は、それぞれ次のような技術的内容を示したものとして解することができる。
(1) 「同一数値を順次に一桁づつずらした、いくつかの数列の段階状に記録させる。」との記載は、「同一数値を順次に一桁づつずらしたことによって形成されるいくつかの数列の段階状配列となるように記録させ、」という趣旨と解することができる。
(2) 「各段の数列ごと数位のずれたまま、上下段の同一位置にあるものは同一位数とみなすように、次次と数列ごと読み出す回路。」との記載は、「各段の数列の間における全体として互に数位（桁位置）のずれた関係をそのまま保って、各段の段階状配列における同一位置の内容が同一桁位置の数（同一位数）として取扱われるように、一時に一段の数列づつ次次と読み出す回路。」という趣旨に解することができる。
そして、右のように解すれば、特許請求の範囲の欄の記載全体についても、数位差発生回路の特徴を述べたものとして、その技術的意味内容に、特に不合理な矛盾する点はないものとして把握することができる。
そうすると、審決指摘の両記載は、それ自体ではやや難解な点があり、一層明快適切な表現となるように、措辞、構文、体裁などに改善の余地があることは否めないにしても、要旨が不明瞭であるとまでするのは、相当でないというべきである。
三 そうすると、審決は判断を誤ったものであり、違法であって取消されねばならない。よって原告の本訴請求を認容することとし、訴訟費用の負担につき、行政事件訴訟法第七条、民事訴訟法第八九条の各規定を適用して、主文のとおり判決する。
（裁判長裁判官 舟本信光 裁判官 竹田稔 舟橋定之）
〈以下省略〉